FPGA的Verilog - 程序员宅基地

”FPGA的Verilog“ 的搜索结果

FPGA设计曼彻斯特编解码Verilog源代码修改版

标签： fpga开发编程语言软件/插件 FPGA设计曼彻斯特编解码Ver

FPGA设计曼彻斯特编解码Verilog源代码 module md (rst,clk16x,mdi,rdn,dout,data_ready) ; // input rst ; input clk16x ; input mdi ; input rdn ; output [7:0] dout ; output data_ready ; reg clk1x_enable ; ...

FPGA PWM调控(Verilog)

标签： verilog fpga 数字ic

PWM1 PWM调控2 代码3 效果图 1 PWM调控可调占空比本质上就是计数+译码，计数器从0计到period-1，是pwm的整个周期。译码器实现在，计数值小于pulse_width的时输出高电平，大于pulse_width时输出低电平。...

LED-LIGHT.rar_Verilog LED_Verilog 点灯_fpga led verilog_fpga点灯程序_点

标签： verilog_led verilog_点灯 fpga_led_verilog fpga点灯程序点灯verilog

FPGA verilog LED点灯使用的是Xinlix SPARTAN-3E 的处理器

FPGA：Verilog中{ }的用法

标签： fpga开发

{ } 的用法

nor_flash_verilog.zip_FPGA NOR flash_nor flash verilog_nor flas

标签： fpga_nor__flash nor_flash_verilog nor_flash_读写 verilog_nor_flash 并行nor_flash

fpga verilog实现 S29GL256S 系列并行 nor flash 的读写擦除操作功能。 verilog源代码。

【图像处理】基于FPGA verilog 边缘检测图像处理sobel算子实现

标签： FPGA sobel 图像处理

项目：【基于FPGA verilog 边缘检测图像处理sobel算子实现项目介绍：Sobel 边缘检测算子是一阶导数，Sobel边缘检测算法的实现是利用3*3个上下左右相邻的像素点进行计算的，根据上下左右像素点的值计算出图像的水平...

E1116R_cfg1.rar_VHDL/FPGA/Verilog_Verilog__VHDL/FPGA/Verilog_Verilog_

标签： VHDL/FPGA/Verilog Verilog

该代码用于配置E1116R芯片初始化参数

music_hslogic算法_fpga_verilog_音乐播放器fpga_efforto6u_

标签： hslogic算法 fpga verilog 音乐播放器fpga efforto6u

hslogic算法仿真，基于FPGA的音乐产生器，可以播放动听的音乐。

FPGA verilog 简单的平方根求法

标签： fpga开发

用下面的平方根求法不需要乘法，只需简单的移位就能实现。

FPGA Verilog编译时警告Warning (10230): truncated value with size 32 to match size of target (3)

标签： fpga/cpld verilog

Warning (10230): Verilog HDL assignment warning at digital_clock.v(75): truncated value with size 32 to match size of target 原因：在写Verilog的计数程序时，很多人或者很多教程都是这样写： always @...

FPGA实现CAN总线控制器源码_CAN-verilog_fpga_fpga实现CAN_SAj1000连接fpga_

标签： CAN-verilog fpga fpga实现CAN SAj1000连接fpga

FPGA实现CAN总线控制器源码（SAJ1000）。ISE工程。

fpga.rar_FPGA通信_STM32 FPGA_fpga_fpga实现fsmc_verilog FPGA

标签： fpga通信 stm32_fpga fpga fpga实现fsmc verilog_fpga

verilg语言实现测频及与stm32以fsmc通信方式进行通信

FPGA学习之verilog语言入门指导

本人985硕士，在此写下学习路径，verilog通关！在学习之前，要思考下为什么学习FPGA，老师要求？项目要求？课题组要求？还是自己感兴趣？自己感兴趣且有其他的要求的最好，都可以兼顾，未来可以从事FPGA行业，FPGA...

FPGA_Verilog_SPI主机

1 SPI总线协议 SPI总线协议介绍SPI(Serion Perpheral Interface)[3]是一种高速的、全双工、同步的通信总线，并且在芯片的管脚上只占用4根线，节约了芯片的管脚，同时为PCB的布局节省空间，提供方便，正是出于这种...

UART.rar_FPGA 串口通信_fpga uart_fpga uart verilog_uart verilog code

标签： fpga_串口通信 fpga_uart fpga_uart_verilog uart_verilog_code uart_vhdl_code

用FPGA开发的串口通信的程序，代码是用verilog编写的，希望对大家有用！

PWM_music.zip_FPGA 音乐 verilog_FPGA乐谱pwm_FPGA音乐_Verilog 音乐_pwm fp

标签： fpga_音乐_verilog fpga乐谱pwm fpga音乐 verilog_音乐 pwm_fpga_音乐

在altera的FPGA平台上，使用verilog语言实现蜂鸣器的音乐，内含乐谱理论和verilog实现的FPGA奏乐代码与工程，已经测试通过，可以直接下载到FPGA运行，蜂鸣器播放音乐。

fpga vivado verilog SPI 读写 LMH0387

标签： vivado fpga verilog spi LMH0387

用vivado 开发的 SPI 读写 LMH0387，主要文件是spi.v。

SPI接口的FPGA实现（三）——Verilog代码实现SPI接口

标签： fpga spi verilog

上一篇文章我们介绍了DAC81416的配置过程，这一篇我们就用Verilog代码具体实现这个过程，这一篇的代码具有普遍性，以后所有DA/AD的配置代码都可以在本文所展示的代码上进行简单的修改获得。文中我会分段详解代码，...

学习笔记：FPGA设计Verilog基础(一）——Verilog代码规范

标签： FPGA介绍

一、Verilog 的背景介绍现代专用集成电路的设计是借助于电子电路设计自动化（EDA）工具完成的。学习和掌握硬件描述语言（HDL）是使用电子电路设计自动化（EDA）工具的基础。学过单片机的都知道，我们的程序...

emmc.rar_VHDL/FPGA/Verilog_Verilog_

标签： VHDL/FPGA/Verilog Verilog

emmc协议的实现代码，包含了SD协议，usb实现协议

基于FPGA平台Verilog语言实现ARINC429接收发送通讯源码

标签： ARINC429 FPGA Verilog

基于FPGA平台Verilog语言实现ARINC429接收发送通讯源码

FPGA中Verilog 实现PAL视频

标签： PAL

FPGA用Verilog 程序实现VGA视频转换为PAL制式视频输出

lcd_driver.zip_fpga lcd_fpga lcd verilog_verilog lcd

标签： fpga_lcd fpga_lcd_verilog verilog_lcd

基于FPGA的VGA驱动源代码 verilog ，绝对完美，逐步修改了3年

基于FPGA的SVD奇异值分解verilog编程实现,含testbench测试程序+代码操作视频

标签： SVD奇异值分解 FPGA verilog testbench

1.领域：FPGA，SVD奇异值分解算法，纯verilog开发，不使用IP核，可以移植到其他平台 2.内容：基于FPGA的SVD奇异值分解verilog编程实现,含testbench测试程序+代码操作视频 3.用处：用于SVD奇异值分解算法编程学习 ...

sdram.zip_SDRAM VERILOG fpga_VERILOG SDRAM_sdram fpga

标签： sdram_verilog__fpga verilog_sdram sdram_fpga

FPGA读写SDRAM。里面有详细的注释，供初学者参考，Verilog 语言

【FPGA教程案例49】控制案例1——基于FPGA的PID控制器verilog实现

标签： fpga开发 PID控制器 FPGA教程

PID控制器产生于1915年，PID控制律的概念最早是由LYAPIMOV提出的，到目前为止，PID控制器以及改进的PID控制器在工业控制领域里最为常见。PID控制器（比例-积分-微分控制器），由比例单元 P、积分单元 I 和微分单元 D...

Verilog编写规范(华为FPGA)

摘录华为FPGA2002年版的Verilog代码编写规范,作为记录和参考使用,原文包含Verilog和Vhdl两种语言,但是本文只使用了Verilog部分,而且对原文中的错误做了修改.

DDS.zip_FPGA DDS_dds verilog_fpga dds verilog_fpga中dds使用_ip veri

标签： fpga_dds dds_verilog fpga_dds_verilog fpga中dds使用 ip_verilog

FPGA产生DDS，未使用IP核，内含VERILOG程序

scaler_fpga_视频缩放_verilog

标签： fpga 视频缩放 verilog

VerilogHDL实现双线性插值视频实时缩放，源码及说明文档

AHB_LITE.rar_AHB fpga_AHB-LITE Verilog_ahb_ahb协议_verilog设计ahb

标签： ahb_fpga ahb-lite__verilog ahb ahb协议 verilog设计ahb

AHB_Lite 通信协议的FPGA Verilog 设计

10

9

8

7

6

5

4

3

2

1

推荐文章